Bonnell (microarquitectura)

Bonnell (microarquitectura)
Desenvolupador	Intel
Característiques de CPUs
Conjunt d'instruccions	x86-64
Silvermont →

Bonnell és una microarquitectura de CPU utilitzada pels processadors Intel Atom que pot executar fins a dues instruccions per cicle.^[1][2] Com molts altres microprocessadors x86, tradueix instruccions x86 (instruccions CISC) en operacions internes més senzilles (de vegades anomenades micro-ops, eficaçment instruccions d'estil RISC) abans de l'execució. La majoria de les instruccions produeixen una microoperació quan es tradueixen, amb al voltant del 4% de les instruccions utilitzades en programes típics que produeixen múltiples microoperacions. El nombre d'instruccions que produeixen més d'una microoperació és significativament menor que les microarquitectures P6 i NetBurst. A la microarquitectura Bonnell, les microoperacions internes poden contenir tant una càrrega de memòria com un magatzem de memòria en relació amb una operació ALU, sent més semblants al nivell x86 i més potents que les microoperacions utilitzades en dissenys anteriors.^[3] Això permet un rendiment relativament bo amb només dos ALU sencers i sense cap reordenació d'instruccions, execució especulativa o canvi de nom de registre. Un efecte secundari de no tenir cap execució especulativa és la invulnerabilitat contra Meltdown i Spectre.

Per tant, la microarquitectura Bonnell representa un renaixement parcial dels principis utilitzats en dissenys anteriors d'Intel com el P5 i l'i486, amb l'únic propòsit de millorar la relació de rendiment per watt. No obstant això, Hyper-Threading s'implementa d'una manera fàcil (és a dir, de baixa potència) per emprar tot el pipeline de manera eficient evitant les dependències típiques d'un sol fil.^[4]