AVX-512

AVX-512 це набір SIMD-інструкцій для x86 процесорів Intel та AMD, що розширюють 256 бітові інструкції Advanced Vector Extensions 512-бітовими. Набір було запропоновано Intel у липні 2013 року та вперше реалізовано у співпроцесорі Intel Xeon Phi x200 (Knights Landing) в 2016 році^[1], а потім у ряді центральних процесорів AMD та Intel.

Набір AVX-512 складається блоку інструкцій AVX-512F (AVX-512 Foundation) що вимагається для всіх реалізацій AVX-512, а також інших інструкцій, не всі з яких були реалізовані в різних процесорах.^[2] Ця політика є відходом від історичної вимоги впровадження всього блоку інструкцій.

Окрім розширення більшості 256-бітних інструкцій, AVX-512 додає різні нові операції, такі як нові конверсія (перетворення даних), операції розсіювання (scatter) та перестановки.^[2] Кількість регістрів AVX збільшена з 16 до 32, а також додано 8 нових "маскових регістрів", які дозволяють гнучко обирати та комбінувати результати інструкцій. У процесорах з розширенням векторної довжини (VL), яке присутнє у більшості CPU з підтримкою AVX-512, ці інструкції можна використовувати також для роботи з векторами розміром 128 та 256 біт. Варто зазначити, що AVX-512 – не перший 512-бітний набір SIMD-інструкцій від Intel. Раніші 512-бітні SIMD-інструкції, що використовувались у копроцесорах Xeon Phi, першого покоління (розроблені на базі проекту Larrabee), мають схожу поведінку, але не сумісні з AVX на двійковому рівні.^[1]

1. ↑ ^{а б} Помилка цитування: Неправильний виклик тегу <ref>: для виносок під назвою reinders512 не вказано текст
2. ↑ ^{а б} Kusswurm, 2022, с. 223.