Our website is made possible by displaying online advertisements to our visitors.
Please consider supporting us by disabling your ad blocker.

Responsive image

Reduced Instruction Set Computing

У Вікіпедії є статті про інші значення цього терміна: RISC (значення).

RISC (англ. Reduced Instruction Set Computing — обчислення зі скороченим набором команд) — архітектура процесорів зі скороченим набором команд. Також відома як «архітектура load-store», позаяк система команд такої архітектури не включає арифметико-логічних операцій з операндами у пам'яті. Для будь-якого оброблення даних їх спочатку слід завантажити (англ. Load) в регістр, виконати необхідні операції, а тоді зберегти (англ. Store) назад у пам'ять.

Найвідоміші представники: ARC, Alpha, Am29000, ARM, AVR, Blackfin, i860, i960, M88000, MIPS, PA-RISC, Power Architecture (включаючи PowerPC), RISC-V, SuperH, та SPARC.


Previous Page Next Page






حوسبة بمجموعة تعليمات مخفضة Arabic Azaldılmış göstərişlər toplusuyla hesablama AZ Скарачэньне набору загадаў BE-X-OLD РИСК архитектура Bulgarian RISC BS RISC Catalan RISC Czech RISC Danish Reduced Instruction Set Computer German Reduced instruction set computer Greek

Responsive image

Responsive image