Senyal de rellotge

Aquest article o secció no cita les fonts o necessita més referències per a la seva verificabilitat.

Un senyal de rellotge, en electrònica digital, és una seqüència que alterna zeros i uns que marca el pas del temps. El que limita el període entre l'inici d'un u i l'altre el limita la rapidesa de les transferències entre registres.^[2]

Serveix per coordinar les accions de diversos circuits, en especial per la sincronització de biestables en sistemes digitals complexos. Segons l'aplicació, el senyal de rellotge es pot repetir amb una freqüència determinada (fixa) o també ser aperiòdica (ser generada per un succés). En els casos en què hi ha un senyal de rellotge, sol donar-se per mitjà d'un generador de rellotge. El senyal oscil·la entre un nivell alt i baix, que es caracteritza per un període d'oscil·lació o bé per un valor de canvi, la freqüència de rellotge i el cicle de treball. Els circuits que fan servir el senyal de rellotge per sincronitzar-se, poden basar-se en el flanc ascendent o en el descendent del senyal. En el cas de Double Data Rate s'utilitzen ambdós flancs. En fulls tècnics i diagrames al senyal de rellotge se'l sol descriure com CLK.

La majoria de circuits integrats complexos requereixen un senyal de rellotge, per a sincronitzar diferents parts del xip i equilibrar els retards de les portes. Atès que els xips són cada vegada més complexos, és cada vegada més difícil proveir d'un senyal de rellotge precís i homogeni a tot arreu. Exemple il·lustratiu d'aquest problema són els microprocessadors, component central dels ordinadors moderns. Per als transistors se sol indicar la freqüència fins a la que és possible amplificar un petit senyal. Aquesta sol ser deu vegades major a la freqüència de rellotge.