ARM big.LITTLE或big.LITTLE是由安謀國際科技公司(ARM)提出的异构運算架构。在该架构中,比較耗電但運算能力強的處理器核心組成的「big叢集」與低耗電、運算能力弱的處理器核心組成的「LITTLE叢集」結合,這些處理器核心共用記憶體區段,並能夠在不同的CPU叢集之間線上實時分派、切換負載。[1]這個架构運用在行動計算上,意图是做出計算高效能而平均耗電低的多核心處理器。ARM的营销材料稱,在某些運算操作中该架构与只使用與「big叢集」的相同CPU核心數量的處理器相比,可節省多達75%的功耗。[2]通常,ARM big.LITTLE架构用于创建多处理器SoC(MPSoC)。
本組態配置式在2011年10月ARM發表Cortex-A7時首次對外公布,Cortex-A15也能夠與這個架構相容。[3]2012年10月,ARM公司宣布Cortex-A53與Cortex-A57(ARMv8)也能與這個架構相容。[4]2014年2月ARM發表Cortex-A17,同一年在Computex 2013上ARM又發表了Cortex-A12,這兩種CPU核心也可用於big.LITTLE配置式中的「big叢集」上(「LITTLE叢集」由Cortex-A7擔當)。[5][6]
2017年5月,ARM發表DynamIQ取代big.LITTLE。[7]與big.LITTLE相比,DynamIQ允許更為靈活的CPU核心配置和更大規模的叢集設計(每個CPU叢集可以有八顆CPU核心)、叢集數量更多(一塊CPU上最大可擴充至32個叢集)、更精確的電源控制(每個核心內有更多的時鐘門控和電壓控制)以及更快速的L2快取存取操作。然而DynamIQ僅適用於Cortex-A75、Cortex-A55及往後推出的ARM CPU核心。
Auto4J-1
的参考文献提供内容cortex-a50 announce
的参考文献提供内容